AI요약

기존 SOT-MRAM은 높은 신뢰성에도 불구하고 낮은 집적밀도로 고밀도 메모리 구현에 어려움이 있습니다. 본 발명은 이러한 문제점을 해결하고자 저면적 SOT-MRAM 회로 구조를 제안합니다. 플립(F-SOT-MRAM) 및 회전(R-SOT-MRAM) 기술을 적용하여 인접 비트 셀 간 단일 소스 라인을 공유함으로써, 성능 저하 없이 비트 셀 면적을 최대 25%까지 줄일 수 있습니다. 또한, 쓰기 에너지를 45%, 읽기 에너지를 84% 감소시키고, 읽기-방해 마진을 2.3배 증가시켜 차세대 고밀도, 고효율 메모리 기술 구현에 기여합니다. 본 기술은 메모리 배열의 멀티비트 오류 위험도 효과적으로 감소시킵니다.