AI요약

기존 SOT-MRAM은 넓은 비트 셀 면적으로 인해 집적 밀도 향상에 제약이 있었습니다. 본 기술은 이러한 문제점을 해결하고자 소스 라인을 비트 라인과 수직 방향으로 배치하고 수평 라우팅하는 새로운 구조를 제안합니다. 이를 통해 비트 셀 면적을 23%까지 축소하여 고집적화를 달성합니다. 또한, 기존 STT-MRAM 대비 6.26배 낮은 쓰기 전력과 7.69배 낮은 읽기 전력을 제공하며, 1.88배 높은 읽기 실패 마진을 확보하여 고성능 저전력 메모리 구현이 가능합니다. 이 혁신적인 SOT-MRAM 면적 최적화 기법은 신뢰성과 에너지 효율을 유지하며 차세대 메모리 기술 발전에 기여합니다.